PCI、PCI-X和PCI Express的原理及體系結構

　　PCI Express是一種新的IO互連結構，被稱為第三代本地IO總線，與其前任總線（PCI/PCIX）相比，在總線結構上採取了根本性的變革，以滿足現在的及將來的處理器和外圍設備提出的更高的帶寬要求。本書首先對PCI/PCIX總線架構作了全面、簡要的介紹；然後在整體描述PCI Express架構的基礎上，逐一對PCI Express改採用的新方法、新思路和新技術進行了深入的描述與討論；最後完整地介紹了與PCI兼容的PCI Express配置機制及配置寄存器。使讀者在瞭解新一代IO互連結構的過程中獲得計算機體系結構方面的理論和知識，提高計算機系統硬件和軟件的開發能力。
　　本書可作為高等院校計算機專業及相關研究領域的研究生教材，可為從事相關專業本科教學的老師提供教學參考，對於從事個人計算機系統設計和應用開發的科技人員來說，也是一本內容翔實，可讀性強的參考書。

第1章　PCI及PCI－X架構綜述
1.1　PCI架構綜述
1.1.1　基於PCI總線的結構
1.1.2　PCI總線信號的定義和功能
1.1.3　PCI總線的事務類型
1.1.4　系統地址空間及PCI地址空間映射
1.1.5　PCI總線主要的總線操作
1.1.6　改進的PCI總線系統
1.1.7　PCI總線結構的侷限性
1.2　PCI－X架構簡述
1.2.1　寄存器－寄存器的信號傳送協議
1.2.2　PCI－X提高總線效率的改進措施
1.2.3　PCI－X支持消息通知中斷MSI
1.2.4　PCI－X 1.0總線平台例
第2章　PCI Express架構概覽
2.1　PCI Express的拓撲結構
2.1.1　PCI Express結構的基本元素
2.1.2　PCI Express系統示例
2.1.3　系統拓撲結構示例
2.2　PCI Express事務介紹
2.2.1　PCI Express事務協議簡述
2.2.2　PCI Express事務舉例
2.3　PCI Express設備的層次
2.3.1　設備層及相應的包
2.3.2　PCI Express設備各層的關鍵功能
第3章　事務層包和事務路由
3.1　事務層包TLP
3.1.1　TLP的組裝與拆解
3.1.2　TLP結構
3.1.3　請求事務和完成事務的TLP
3.2　地址空間和事務路由
3.2.1　事務層包的路由基礎
3.2.2　與路由有關的即插即用配置
3.2.3　事務層包的路由機制
第4章　數據鏈路層包和ACK/NAK鏈路傳輸協議
4.1　數據鏈路層包DLLP
4.1.1　DLLP的組裝與拆解
4.1.2　DLLP的類型和結構
4.1.3　DLLP的包格式
4.2　ACK/NAK鏈路傳輸協議
4.2.1　ACK/NAK協議概覽
4.2.2　發送方ACK/NAK協議
4.2.3　接收方ACK/NAK協議
4.2.4　包的處理優先序
4.2.5　關於ACK/NAK協議可靠傳遞TLP的例證
4.3　交換開關的直通模式
4.3.1　交換開關對直通模式的需求
4.3.2　交換開關的直通模式
第5章　傳輸類別、虛通道和仲裁
5.1　服務質量的概念
5.2　傳輸類別和虛通道
5.2.1　VC配置寄存器的結構
5.2.2　VC分配和TC映射
5.3　仲裁
5.3.1　虛通道仲裁
5.3.2　端口仲裁
5.3.3　非交換開關的端口仲裁和VC仲裁
第6章　流控制協議
6.1　流控制概念
6.2　流控制機構的組成
6.2.1　流控制緩衝器
6.2.2　流控制包
6.2.3　流控制機構的元素及其作用
6.3　流控制機構的操作示例
6.3.1　初始化之後的流控制
6.3.2　流控制緩衝器填滿
6.3.3　流控制信用量循環指針的翻轉
6.3.4　FC緩衝器溢出錯誤檢查
6.4　流控制信用量的通報數量
6.4.1　不限定的流控制信用量的通報
6.4.2　通報信用量的最少數量要求
6.5　流控制初始化和流控制更新
6.5.1　流控制初始化的過程與步驟
6.5.2　流控制初始化之後的流控制更新
第7章　事務排序
7.1　基本的排序規則
7.1.1　生產者/消費者模型
7.1.2　PCI Express的基本排序規則
7.2　寬鬆排序
7.2.1　RO對存儲器寫和消息事務的影響
7.2.2　RO對存儲器讀事務的影響
7.2.3　基於強排序和RO屬性的基本排序規則
7.3　強排序規則的修正
7.3.1　強排序引起的事務阻塞
7.3.2　弱排序修正方案
7.4　支持PCI總線和避免死鎖
第8章　中斷
8.1　消息信號中斷
8.1.1　MSI能力寄存器組及其配置步驟
8.1.2　MSI中斷請求的生成
8.1.3　使用MSI中斷的注意事項
8.2　虛擬INTx信號中斷
8.2.1　PCI的中斷提交方法
8.2.2　虛擬INTx#信號發送
8.2.3　INTx消息傳遞相關的規則
第9章　物理層
9.1　邏輯物理層的發送邏輯
9.1.1　多路控制邏輯
9.1.2　字節剝解
9.1.3　亂序器
9.1.4　8/10b編碼
9.1.5　發送邏輯的其他有關事項
9.2　邏輯物理層的接收邏輯
9.2.1　Rx時鐘還原與串/並轉換
9.2.2　符號鎖定
9.2.3　去除通路間的時差
9.2.4　接收器時鐘補償邏輯
9.2.5　8/10b譯碼器
9.2.6　除亂序器
9.2.7　解除字節剝解邏輯和過濾器
9.2.8　物理層錯誤處理
9.3　電氣物理層
9.3.1　差分驅動器和差分接收器
9.3.2　高速電氣信號傳送的一些要求
9.3.3　探測接收器
9.3.4　電氣閒
9.3.5　減重（預加重）
9.3.6　發送器驅動器的特性
9.3.7　輸入接收器的特性
9.3.8　各電源狀態下的電氣物理層狀態
第10章　系統復位
10.1　兩類系統復位
10.1.1　基本復位
10.1.2　帶內復位
10.2　復位退出
10.3　將鏈路從L2低功耗狀態喚醒
第11章　鏈路訓練和初始化
11.1　鏈路訓練和初始化的內容
11.2　鏈路訓練和初始化期間所使用的有序集
11.2.1　TS1和TS2有序集
11.2.2　其餘有序集
11.3　鏈路訓練和狀態機
11.3.1　Detect狀態
11.3.2　Polling狀態
11.3.3　Configuration狀態
11.3.4　L0狀態
11.3.5　L0s狀態
11.3.6　L1狀態
11.3.7　L2狀態
11.3.8　Recovery狀態
11.3.9　Hot Reset狀態
11.3.10　Disable狀態
11.3.11　Loopback狀態
11.4　LTSSM有關的配置寄存器
11.4.1　鏈路能力寄存器
11.4.2　鏈路狀態寄存器
11.4.3　鏈路控制寄存器
第12章　電源管理
12.1　電源管理配置軟件的基礎
12.1.1　PCI PM基礎
12.1.2　電源管理狀態的定義及設備運行環境信息的定義
12.1.3　PCI Express電源管理與ACPI
12.2　功能的電源管理
12.2.1　設備的PM狀態
12.2.2　PM能力寄存器組
12.3　鏈路的活躍狀態電源管理
12.3.1　活躍狀態電源管理概述
12.3.2　L0s狀態
12.3.3　L1 ASPM狀態
12.3.4　ASPM退出等待時間
12.4　軟件發起的鏈路電源管理
12.4.1　D1/D2/D3Hot和L1狀態
12.4.2　L2/L3 Ready狀態
12.5　鏈路喚醒協議和PME的產生
12.5.1　PME消息及相關事宜
12.5.2　喚醒非通信鏈路
12.5.3　輔助電源
第13章　熱插拔
13.1　PCI Express的熱插拔環境與硬軟件組成要素
13.1.1　PCI和PCI Express熱插拔之間的不同
13.1.2　熱插拔所涉及的軟件
13.1.3　熱插拔所涉及的硬件
13.2　卡拔出和插入的過程
13.2.1　On和Off狀態
13.2.2　卡拔出步驟
13.2.3　卡插入過程
13.3　標準化的使用模型
13.3.1　標準用戶接口
13.3.2　標準的熱插拔控制信號接口
13.4　熱插拔控制器編程接口
13.4.1　插槽能力寄存器
13.4.2　插槽控制寄存器
13.4.3　插槽狀態寄存器
13.4.4　卡插槽與服務器IO模塊
13.5　插槽號
13.6　熱插拔原語
第14章　錯誤檢測和處理
14.1　PCI Express錯誤管理概述
14.1.1　PCI Express錯誤檢測範圍
14.1.2　錯誤報告渠道
14.1.3　錯誤分類
14.2　PCI Express的錯誤源
14.2.1　ECRC的產生和檢查
14.2.2　數據中毒
14.2.3　TC到VC的映射錯誤
14.2.4　鏈路流控制有關的錯誤
14.2.5　畸形事務層包
14.2.6　分割事務錯誤
14.3　錯誤分類及錯誤報告方法
14.3.1　錯誤分類
14.3.2　錯誤報告方法
14.4　基本的錯誤檢測和處理
14.4.1　PCI兼容的錯誤報告機制
14.4.2　PCI Express的錯誤報告機制
14.5　高級的錯誤報告機制
14.5.1　ECRC的產生和檢查
14.5.2　高級可糾正錯誤的處理
14.5.3　高級不可糾正錯誤的處理
14.5.4　錯誤日誌
14.5.5　根複合體的錯誤跟蹤和報告
14.6　錯誤處理流程
第15章　PCI Express配置機制及系統枚舉
15.1　PCI Express的配置空間
15.1.1　配置空間的作用
15.1.2　配置空間的層次和大小
15.1.3　配置空間的佈局結構
15.2　PCI Express的配置訪問機制
15.2.1　PCI兼容的配置訪問機制
15.2.2　PCI Express增強的配置訪問機制
15.2.3　關於初始的配置訪問的一些時間規定
15.3　PCI Express枚舉
15.3.1　對具有單個根複合體系統的枚舉
15.3.2　對具有多個根複合體系統的枚舉
15.4　與系統枚舉和系統拓撲有關的一些問題
15.4.1　根複合體和交換開關內的多功能設備
15.4.2　嵌入根複合體和交換開關內的端點
15.4.3　設備ID的獲知和記憶
第16章　PCI兼容的配置寄存器
16.1　類型0配置頭標區
16.1.1　用來識別設備驅動程序的寄存器
16.1.2　頭標類型寄存器
16.1.3　BIST寄存器
16.1.4　能力指針寄存器
16.1.5　Card Bus卡信息結構指針寄存器
16.1.6　命令寄存器
16.1.7　狀態寄存器
16.1.8　基地址寄存器
16.1.9　擴充ROM及擴充ROM基地址寄存器
16.1.10　中斷線寄存器
16.1.11　中斷引腳寄存器
16.2　類型1配置頭標區
16.2.1　總線號寄存器
16.2.2　基本的事務過濾機制
16.2.3　橋的IO過濾器
16.2.4　橋的可預取存儲器過濾器
16.2.5　橋的存儲器映射IO過濾器
16.2.6　橋的命令和控制寄存器
16.2.7　橋的狀態和次級狀態寄存器
16.3　PCI兼容的能力寄存器組
16.3.1　底板和插槽
16.3.2　底板/插槽編號有關的寄存器
16.3.3　兩個例子
第17章　PCI Express專用配置寄存器
17.1　PCI Express能力寄存器組
17.1.1　PCI Express能力寄存器
17.1.2　設備能力寄存器
17.1.3　設備控制寄存器
17.1.4　設備狀態寄存器
17.1.5　鏈路能力寄存器
17.1.6　鏈路控制寄存器
17.1.7　鏈路狀態寄存器
17.1.8　插槽能力寄存器
17.1.9　插槽控制寄存器
17.1.10　插槽狀態寄存器
17.1.11　根控制寄存器
17.1.12　根狀態寄存器
17.2　PCI Express的擴展能力寄存器組
17.2.1　高級的錯誤報告能力寄存器組
17.2.2　虛通道能力寄存器組
17.2.3　設備序列號能力寄存器組
17.2.4　電源預算能力寄存器組
17.3　根複合體寄存器塊
附錄A　PCI Express插卡連接器的引腳
附錄B　分類碼
附錄C　高級交換
附錄D　中英文名詞索引
參考文獻