2024香港最具教育競爭力中學/小學/幼稚園50強龍虎榜
2024香港最具教育競爭力中學/小學/幼稚園排名指南
最近十一年香港最具教育競爭力中學/小學/幼稚園50強完整版榜單:
2024202320222021/202019201820172016201520142013
教育競爭力評比體系說明
校風評比體系說明
服务全球华人的中英文書籍網上書店
您的購物車是空的

數字邏輯

  • 作者:冼進 編
  • 出版社: 華南理工大學出版社
  • 出版時間:2008-02-01
  • 版次:1
  • 商品編號: 10366769

    頁數:272

    裝幀:平裝

    開本:16開

    紙張:膠版紙

    印次:1

    印刷時間:2008-02-01


HK$52.90 (速遞費用須知)
購買額滿HK$158免運費
免郵費優惠僅限香港、澳门、
台灣及中國大陸

購買數量:

內容簡介

 

  《數字邏輯》系統全面地介紹了數字邏輯技術的基礎理論、基本概念和基本方法,並有豐富的實例。全書共八章,包括數制與編碼、邏輯代數基礎、組合邏輯電路、同步時序電路、異步時序電路、可編程邏輯器件、現代數字電路與系統編程技術、ABEL語言與系統開發平台等章節。
  《數字邏輯》突出教材的實用性與先進性,強調學生實踐應用能力。《數字邏輯》可作為高等學校理工科各相關專業的本科生和大專生教材。

目錄

第1章 數制與編碼
1.1 數制
1.1.1 自然數的表示方法
1.1.2 計算機常用數制
1.1.3 數制的轉換方法
1.1.4 二進制運算
1.2 編碼
1.2.1 二進制編碼
1.2.2 二-十進制編碼
1.2.3 檢錯碼
1.2.4 字符代碼
本章小結
練習與思考
第2章 布爾代數
2.1 邏輯變量和邏輯函數
2.1.1 邏輯變量和邏輯函數的概念
2.1.2 邏輯函數的表示方法
2.2 邏輯函數的基本運算及對應門電路
2.2.1 邏輯或運算及或門
2.2.2 邏輯與運算及與門
2.2.3 邏輯非運算及非門
2.2.4 其它常用邏輯運算
2.3 布爾代數公式及三個規則
2.3.1 布爾代數公式
2.3.2 布爾代數三個規則
2.4 邏輯函數的證明
2.5 邏輯函數的化簡
2.5.1 公式化簡法
2.5.2 卡諾圖化簡法
本章小結
練習與思考
第3章 組合邏輯電路的分析與設計
3.1 組合邏輯電路的概念及分析
3.1.1 組合邏輯電路的基本概念
3.1.2 組合邏輯電路的分析
3.1.3 組合邏輯電路分析中應該注意的問題
3.2 組合邏輯電路設計
3.2.1 電路設計及其步驟
3.2.2 邏輯函數的變換
3.3 組合邏輯電路設計中實際問題的考慮
3.3.1 包含無關最小項的邏輯化簡
3.3.2 具有多個輸出的組合邏輯化簡
3.3.3 無輸入反變量函數的化簡
3.4 組合邏輯電路在計算機中的應用
3.4.1 加法器
3.4.2 譯碼器
3.4.3 編碼器
3.4.4 數據選擇器
3.4.5 數據分配器
3.4.6 數值比較器
3.5 組合邏輯電路中的競爭與冒險
3.5.1 競爭與冒險現象
3.5.2 競爭與冒險現象的檢查方法
3.5.3 競爭與冒險現象的消除
本章小結
練習與思考
第4章 同步時序邏輯電路的分析與設計
4.1 時序電路概述
4.2 雙穩態觸發器——記憶元件
4.2.1 基本RS觸發器
4.2.2 鐘控D觸發器
4.2.3 主從JK觸發器
4.2.4 T觸發器
4.3 時序電路的描述方法
4.3.1 時序電路的三個重要方程
4.3.2 觸發器的激勵表、狀態表和狀態圖
4.3.3 時序波形圖描述
4.3.4 一般同步時序電路的狀態表與狀態圖
4.4 同步時序邏輯電路的分析
4.4.1 同步時序邏輯電路的分析方法
4.4.2 分析舉例
4.5 時序邏輯電路的設計
4.5.1 時序電路設計流程
4.5.2 形成原始狀態表或狀態圖
4.5.3 狀態化簡
4.5.4 狀態編碼
4.5.5 同步時序邏輯電路設計舉例
4.6 常用的同步時序邏輯電路
4.6.1 鎖存器、寄存器和移位寄存器
4.6.2 計數器及其應用
本章小結
練習與思考
第5章 異步時序邏輯電路的分析與設計
5.1 異步時序邏輯電路的分析
5.1.1 脈衝異步電路的分析
5.1.2 電平異步電路的分析
5.2 異步時序邏輯電路的設計
本章小結
練習與思考
第6章 可編程邏輯器件
6.1 半導體存儲器
6.1.1 隨機讀/寫存儲器
6.1.2 只讀存儲器
6.2 可編程邏輯器件(PLD)
6.2.1 PLD的電路結構、分類及其表示方法
6.2.2 PLD的設計過程及主要優點
6.2.3 可編程邏輯陣列(PLA)
6.2.4 可編程陣列邏輯(PAL)
6.2.5 通用陣列邏輯(GAL)
6.3 高密度可編程邏輯器件(HDPID)
6.3.1 現場可編程門陣列(FPGA)
6.3.2 可擦除的可編程邏輯器件(EPID)
6.3.3 複雜可編程邏輯器件(CPID)
本章小結
練習與思考
第7章 現代數字電路與系統編程技術
7.1 現代數字電路與系統編程設計概述
7.2 在系統編程(ISP)技術的發展
7.2.1 ISP技術的特點
7.2.2 ISP技術設計和製造的優越性
7.3 ISP邏輯器件系列
7.3.1 ispLSI系列
7.3.2 全局布線區(GRP)和輸出布線區(ORP)
7.3.3 輸入/輸出單元(IOC)
7.3.4 通用邏輯塊(GIB)
7.3.5 時鐘分配網絡
7.3.6 ispGAL系列
7.3.7 ispGDS系列
7.4 在系統編程原理和方法
本章小結
練習與思考
第8章 ABEL語言與系統開發平台基礎
8.1 ABEL語言基礎
8.1.1 ABEL語言簡介
8.1.2 ABEL語言的基本語法
8.1.3 ABEL語言程序的基本結構
8.1.4 ABEL語言的基本邏輯電路設計
8.2 ispEXPERT系統軟件開發平台基礎
8.2.1 ispEXPERT系統軟件使用
本章小結
練習與思考
練習與思考參考答案
附錄一 常用數字集成電路引腳圖
附錄二 國產半導體集成電路型號命名法
附錄三 數字集成電路的使用規則
附錄四 常用數字集成電路查閱表
參考文獻


我們接受以下的付款方式︰VISA、Mastercard、JCB 信用卡、PayPal、銀行轉帳。