Xilinx FPGA數字電路設計

　　《Xilinx FPGA數字電路設計》以Xilinx ISE開發系統為開發環境，以範例執行的方式逐步介紹使用FPGA設計數字電路，並下載至FPGA開發板上驗證。讀者只要依照範例的操作步驟執行，一定可以瞭解如何進入FPGA的設計領域。

Chapter 1 使用FPGA芯片設計數字電路的方法
1.1 什麼是FPGA
1.2 FPGA芯片的發展過程及其基本架構
1.2.1 PLD的基本架構
1.2.2 PLD的種類
1.3 XilinxFPGA的基本架構
1.3.1 XilinxSpartan3ANFPGA的基本架構
1.4 XilinxSpartan3ANFPGA芯片型號代表的意義
1.5 數字電路的傳統設計方法
1.6 使用FPGA設計數字電路的方法
1.6.1 使用繪圖方式設計數字電路的方法
1.6.2 使用VHDL硬件描述語言設計數字電路的方法
1.6.3 使用Verilog硬件描述語言設計數字電路的方法
1.6.4 使用狀態機方式設計數字電路的方法
1.7 XilinxISE開發系統功能簡介
1.8 使用XilinxISE開發系統設計FPGA及CPLD操作方式的差異
1.9 XilinxISimSimulator簡介
1.1 0ModelSim模擬器簡介

Chapter2 XilinxISEWebPACK及ModelSimXE
模擬器的下載及安裝
2.1 ISEWebPACK軟件的下載
2.1.1 登錄Xilinx公司網站
2.1.2 進行註冊
2.1.3 下載ISEWebPACK軟件
2.1.4 ISEWebPACK更新文件的下載
2.1.5 License文件的產生及下載
2.2 ISEWebPACK軟件的安裝【＝（】222366121316162629303033343436363841434551【＝】
2.3 XilinxISEWebPACK的更新
2.4 ModelSimXE模擬器的下載及安裝
2.4.1 ModelSimXE模擬器的下載
2.4.2 ModelSimXE模擬器的安裝
2.4.3 MdelSimLicense文件的下載及安裝
2.5 ISEWebPACKLicense文件的更新方法

Chapter3 FPGA芯片開發板
3.1 概述
3.2 依元素XC3S200AN_FT256FPGA芯片開發板
3.3 依元素XC3S200AN_FT256開發板外圍裝置與FPGA芯片引腳
3.3.1 電源裝置
3.3.2 輸入裝置
3.3.3 輸出裝置
3.3.4 RS232傳輸接口
3.3.5 XilinxSpartan3ANXC3S200ANFTG256FPGA芯片
3.3.6 J1Connector
3.3.7 J2Connector
3.4 XC3S200AN_FT256開發板的下載方式

Chapter4 XilinxISE的簡易操作步驟
4.1 如何進入ISEProjectNavigator窗口
4.2 如何新建工程
4.3 如何離開所建立的工程
4.4 ProjectNavigator窗口功能介紹
4.5 如何打開一個舊的工程
4.6 基本邏輯門介紹
4.6.1 非門的電路符號、布爾代數式及真值表
4.6.2 或門的電路符號、布爾代數式及真值表
4.6.3 與門的電路符號、布爾代數式及真值表
4.6.4 異或門的電路符號、布爾代數式及真值表
4.7 基本邏輯門設計方法
4.7.1 取出邏輯門組件
4.7.2 緩衝器組件的取出
4.7.3 執行連線的動作
4.7.4 加入輸入/輸出端
4.7.5 定義輸入/輸出端名稱
4.8 基本邏輯門功能模擬的執行
4.8.1 TestBench的產生
4.8.2 TestBench語法的檢查
4.8.3 使用ISim模擬器的模擬方法
4.8.4 模擬時間的設定
4.8.5 使用ModelSim模擬器的模擬方法
4.9 設計執行
4.9.1 ImplementationConstraintsFile的設定
4.9.2 ImplementDesign的執行
4.10 使用FPGAEditor查看芯片佈局與布線
4.11 FPGA芯片資源利用報告的查看
4.12 ConfigurationData的產生
4.13 時序模擬的執行
4.13.1 使用ModelSim執行時序模擬的方法
4.13.2 使用XilinxISimSimulator執行時序模擬的方法
4.14 Configuration的執行
4.14.1 直接下載至FPGA芯片
4.14.2 下載至FPGA芯片內部的FlashMemory
4.14.3 USB下載線的連接方法
4.14.4 直接下載至FPGA與下載至FPGAFlash的差異
4.15 以HDL硬件描述語言設計數字電路的方法

Chapter5 組合邏輯設計實例
5.1 編碼器
5.1.1 十進制對二進制編碼器
5.1.2 使用繪圖方式的設計方法
5.1.3 功能模擬的執行
5.1.4 ModelSim模擬器的簡易操作
5.1.5 將十進制對二進制編碼器設計成組件模塊使用
5.1.6 十進制對二進制編碼器組件模塊的模擬及下載
5.2 如何將建立的組件模塊用於別的工程
5.3 BCD譯碼器
5.3.1 BCD譯碼器的基本電路
5.3.2 使用繪圖方式的設計方法
5.3.3 將BCD譯碼器組成組件模塊使用
5.3.4 再使用ModelSim模擬電路的功能
5.3.5 執行及下載
5.4 2對4譯碼器
5.5 多路分配器
5.5.1 1對4多路分配器
5.6 多路選擇器
5.6.1 4對1多路選擇器
5.7 一位全加器的設計
5.7.1 一位半加器
5.7.2 一位全加器
5.8 二位全加器的設計
5.9 BCD七段顯示器譯碼器的設計
5.9.1 七段顯示器的基本架構
5.9.2 七段顯示器譯碼器的真值表
5.9.3 布爾代數式
5.9.4 邏輯電路圖
5.9.5 使用XilinxECS繪圖
5.9.6 使用ModelSim執行電路功能模擬
5.9.7 將七段顯示器譯碼器設計成組件模塊使用
5.9.8 再使用ModelSim模擬電路的功能
5.9.9 ImplementationConstraintsFile的執行
5.9.1 0ImplementDesign的執行
5.9.1 1時序模擬的執行
5.9.1 2Configuration的執行

Chapter6 時序邏輯電路設計
6.1 四位異步加法計數器的設計
6.2 不同頻率時鐘脈衝產生電路的設計
6.3 具有七段顯示器譯碼器的四位異步加法計數器的設計

Chapter7 VHDL硬件描述語言設計方法
7.1 使用VHDL硬件描述語言設計數字電路
7.1.1 使用ISEHDLTextEditor編輯VHDL硬件描述語言設計電路
7.1.2 使用ISE語言樣板設計VHDL硬件描述語言的方法
7.2 VHDL硬件描述語言的基本架構組成
7.2.1 Library聲明的格式
7.2.2 Use聲明的格式
7.2.3 Entity電路實體的描述格式
7.2.4 Architecture結構體的描述格式
7.2.5 Structure聲明所使用的格式及範例
7.2.6 Dataflow描述的格式及範例
7.2.7 Behavioral行為描述的格式及範例
7.2.8 組成聲明描述的格式及範例

Chapter8 VHDL硬件描述語言的描述規則
8.1 VHDL硬件描述語言指令的命名規則
8.1.1 VHDL的批註
8.2 VHDL語句的描述形式
8.3 VHDL的常用指令
8.3.1 IF條件式
8.3.2 WHEN…ELSE語句
8.3.3 CASE…IS…WHEN…WHENOTHERS語句
8.3.4 WITH…SELECT…WHEN…WHENOTHERS語句
8.3.5 LOOP語句
8.3.6 NEXT語句
8.3.7 WAIT語句
8.4 VHDL中所使用的運算符
8.5 VHDL的保留字

Chapter9VHDL設計實例
9.1 3對8譯碼器
9.2 十六進制加減計數器
9.2.1 分頻器的設計
9.2.2 十六進制加減計數器的設計
9.2.3 多路選擇器
9.2.4 七段顯示器譯碼器的設計
9.2.5 十六進制加減計數器完整電路的設計
9.3 BCD加減計數器
9.3.1 BCD加減計數器的設計方法
9.3.2 分頻器、多路選擇器、七段顯示器譯碼器模塊的導入
9.3.3 BCD加減計數電路的完整設計
9.4 跑馬燈
9.4.1 八位右移寄存器的設計
9.4.2 完整跑馬燈的設計

Chapter10 VHDL專題設計
10.1 8×8點陣LED
10.1.1 基本架構
10.1.2 設計方法
10.1.3 合成及下載
10.2 液晶顯示
10.2.1 液晶顯示模塊基本架構
10.2.2 LCM工作原理
10.2.3 設計方法
10.2.4 VHDL設計
10.2.5 合成及下載
10.2.6 LCD由右向左移位顯示的設計
10.3 鍵盤
10.3.1 鍵盤讀取基本原理
10.3.2 設計方法一
10.3.3 設計方法二
10.4 蜂鳴器
10.4.1 蜂鳴器發音的基本原理
10.4.2 設計方法
10.5 RS232接口
10.5.1 打開一個新工程
10.5.2 VHDL設計
10.5.3 合成及下載
10.5.4 計算機超級終端的設置
參考文獻